导致Linux内核崩溃的罗技USB接收器是什么
2024-01-09近日，科技媒体 Phoronix 报道了一个导致 Linux 内核崩溃的错误，触发原因有点出乎意料 —— 竟然是拔出罗技 USB 接收器。 根据报道，在今天 Linux 6.6-rc6 发布之前，作为 HID 子系统修复的一部分，提到了一个相当尴尬的错误： 在过去几个月里，拔出罗技 USB 接收器一直导致 Linux 内核崩溃。 围绕这个问题，从拔下罗技键盘 / 鼠标接收器到关掉连接有设备的 USB 开关，出现了许多错误报告。目前 Linux 6.6-rc6 内核已经进行了修复，并标记
用最底层的逻辑来看电子产业长期发展
2024-01-052024年即将来临，我又接到了领导的任务，要在元旦期间发表电子发烧友网的新年致词。跟往年的展望不太一样，感觉今年的产业展望难度系数要高一些。因为产业面临的困难，几乎要远超过往任何一年。也许行业内很多人，都已经在两年前中国半导体与电子产业最高潮的时候，就预见到了现在的低潮。毕竟过往几十年，经济和产业都是周期性地波动，螺旋式地上升发展。但也确实没有预测到的是，困难竟然会来得如此之多，时间周期也许会比想像中更长，甚至长很多。过去几年，支持咱们中国半导体产业发展的力量有很多。不少都是真心实意看好中国半
FPGA朋友逻辑思维能力的学习
2024-01-051 Kevin一直认为学习FPGA的朋友的逻辑思维能力应该是比其他人要强很多的。在很多求职网站上都可以看到FPGA相关行业的招聘信息可能会有这样的一条工作职责：负责项目的逻辑设计。 在业内，FPGA工程师也被称为逻辑工程师，而FPGA工程师写的Verilog代码也被称为逻辑代码。 上述信息均表明，FPGA工程师的逻辑思维能力应该是极强的。 2 FPGA工程师遇到问题一般都是会非常淡定的去分析问题的原因，而不是看到项目出现了某个问题就像个无头苍蝇到处乱改代码，改完之后再试，试了不行再改，在“改了
集成逻辑分析仪(ILA)的使用方法
2024-01-01大家好，这里是程序员 杰克 。一名平平无奇的嵌入式软件工程师。 在日常FPGA开发过程中，逻辑代码设计完成后，为了验证代码逻辑的正确性，优先使用逻辑仿真(modesim)进行验证。仿真验证通过后进行板级验证时，使用逻辑分析仪进行分析和验证逻辑是否正确。FPGA两大主流厂商的软件集成逻辑分析仪供使用，Altera的Quartus自带SignalTap、Xilinx的Vivado自带ILA逻辑调试工具。 本篇总结和分享在Xilinx编译工具Vivado环境下，使用内嵌的逻辑分析仪(ILA)的4种方
基于FPGA做的开源示波器/逻辑分析仪/频谱仪/波形发生器设计
2024-01-01今天介绍另一个比之前功能更全的，基于FPGA做的开源示波器/逻辑分析仪/频谱仪/波形发生器/等等： 特征 ScopeFun是一款经济实惠、开源、一体化的仪器平台。它提供了以下工具： 示波器 频谱分析仪（FFT） 任意波形发生器 逻辑分析仪 数字模式发生器 采样速度快、内存大、噪声低 主要硬件规格为： 两个模拟示波器通道（10 位） 每秒 5 亿个样本 (MSPS) 实时采样率（单通道）/250 MSPS（双通道） 每秒 2.0 千兆样本 (GSPS) 等效时间采样 (ETS) 速率 内存缓冲区
3D亚纳米时代，CMOS逻辑电路如何发展？
2023-12-31电子发烧友网>MEMS/传感技术>3D亚纳米时代，CMOS逻辑电路如何发展？ --> CMOS(232221) CMOS(232221) 反相器(42341) 反相器(42341) 图像传感器(128498) 图像传感器(128498) 半导体器件(31233) 半导体器件(31233) 功率晶体管(17293) 功率晶体管(17293) --> 声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容
下一代的CMOS逻辑将迈入1nm时代？
2023-12-31毫无疑问，下一代的CMOS逻辑将迈入1nm时代，在即将举行的IEDM上，。有不少关于“下一代 CMOS”的著名讲座。因此，我们将它们分为“互补FET”、“2D材料”和“多层布线”子类别。 在本文中，按顺序进行介绍。 将构成 CMOS 的两个 FET 堆叠起来，将硅面积减少一半 第一个是“下一代 CMOS 逻辑”领域中的“互补 FET (CFET)”。CMOS逻辑（逻辑电路）由至少两个晶体管组成：一个n沟道MOS FET和一个p沟道MOS FET。晶体管数量最少的逻辑电路是反相器（逻辑反相电路）
FPGA中的逻辑运算是如何实现的?
2023-12-27**1. **可编程逻辑功能块 可编程逻辑功能块（Configurable Logic Blocks, CLB），顾名思义就是可编程的数字逻辑电路，可以实现各种逻辑功能。 CLB是FPGA根据用户需求构建各种数字电路的核心模块，它是FPGA实现组合逻辑和时序逻辑电路的主要逻辑资源。同时，CLB也是FPGA芯片中利用率最高，占用面积最大的逻辑资源模块，它的作用犹如人体中最基本的细胞单元。 LUT也即我们常说的查找表，是CLB的主要功能模块，这点由CLB名字的全称（可配置逻辑功能块）就可以知道了。
可编程逻辑技术厂商安路科技发布SALDRAGON®飞龙系列全新FPSoC®器件
2023-12-2611月11日，先进可编程逻辑技术探索者上海安路信息科技股份有限公司（代码：688107.SH,以下简称“安路科技”）在广州宣布推出全新高性能FPSoC器件，新产品名为SALDRAGON系列，飞龙形态华丽、寓意深刻,希冀在安路科技SALELF、SALEAGLE、SALPHOENIX的产品矩阵上，带来更富创造力和多元化的市场表现。本次发布的新品系列包含了DR1M90、DR1V90两款产品。 安路科技 SALDRAGON（以下简称 DR1）系列器件延续安路 FPSoC 家族，集成了硬核处理器系统双核
可编程逻辑技术厂商安路科技发布SALDRAGON®飞龙系列全新FPSoC®器件
2023-12-2611月11日，先进可编程逻辑技术探索者上海安路信息科技股份有限公司（代码：688107.SH,以下简称“安路科技”）在广州宣布推出全新高性能FPSoC器件，新产品名为SALDRAGON系列，飞龙形态华丽、寓意深刻,希冀在安路科技SALELF、SALEAGLE、SALPHOENIX的产品矩阵上，带来更富创造力和多元化的市场表现。本次发布的新品系列包含了DR1M90、DR1V90两款产品。 安路科技 SALDRAGON（以下简称 DR1）系列器件延续安路 FPSoC 家族，集成了硬核处理器系统双核